PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-111415

(43)Date of publication of application: 20.04.2001

(51)Int.CI.

H03L 7/08

G06F 1/10 H03L 7/085

(21)Application number: 11-287928

(71)Applicant: NEC CORP

(22)Date of filing:

08.10.1999

PROBLEM TO BE SOLVED: To provide a PLL circuit

(72)Inventor: MAEDA YOSHIFUMI


(54) PLL CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

capable of improving the accuracy of phase synchronization of a PLL and suppressing the reduction of phase comparison accuracy due to the dispersion of manufacture and a wiring state in an LSI.

SOLUTION: The PLL circuit is provided with 1st and 2nd variable delay elements whose delay time can be variably set and which are inserted into a route 1 from a reference clock input terminal up to the input terminal of a phase comparator in the PLL circuit and a route 2 from an input terminal for feedback inputting a clock outputted from the PLL circuit up to the input terminal of the phase comparator respectively, and with an automatic phase error correction means which sets the delay time of the 1st and 2nd variable delay elements on the basis of the measured result of a delay time

difference between routes 3, 4 equivalent to the routes 1, 2 and sets the delay time of the 1st and 2nd routes to



LEGAL STATUS

a mutually equal value.

[Date of request for examination]

04.09.2000

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

3415516

[Date of registration]

04.04.2003

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

'Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 × 特開2001-111415 (P2001-111415A)

(43)公開日 平成13年4月20日(2001.4.20)

(51) Int.Cl. ⁷		識別記号	FΙ		;	f-73-}*(多考)
H03L	7/08		H03L	7/08	G	5B079
G06F	1/10		G06F	1/04	330A	5 J 1 O 6
H03L	7/085		H03L	7/08	Α	

審査請求 有 請求項の数11 OL (全 7 頁)

(21)出魔番号	特願平11-	-287928

(22) 出願日 平成11年10月8日(1999.10.8)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 前田 義史

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100080816

弁理士 加藤 朝道

Fターム(参考) 5B079 BA20 BB10 CC02 CC14 DD04

DD06 DD13 DD20

5J106 AA04 CC01 CC21 CC41 CC54

CC59 DD17 FF06 CG10 HH02


KK06 KK32 KK36

(54) 【発明の名称】 PLL回路及び半導体集積回路

(57)【要約】

【課題】PLLの位相同期の精度を向上し、製造バラツキ、及びLSI内部の配線状況に由来する位相比較精度の低下を抑止するPLL回の提供。

【解決手段】基準クロック入力端子からPLL回路の位相比較器の入力端までの経路1と、PLL回路から出力されるクロックを帰還入力するための入力端から位相比較器の入力端までの経路2に、それぞれ、遅延時間が可変に設定可能な第1及び第2の可変遅延素子を挿入し、経路1と経路2と等価な経路3、4における遅延時間差の測定結果に基づき、前記第1及び第2の可変遅延素子の遅延時間を設定し、前記第1の経路と第2の経路の遅延時間を互いに等しくする位相誤差自動補正手段を備える。



【特許請求の範囲】

【請求項1】基準クロック入力端子からPLL回路の位相比較器の第1の入力端までの第1の経路と、前記PLL回路の出力端から出力されるクロックを帰還クロックとして入力する前記PLL回路の入力端から前記位相比較器の第2の入力端までの第2の経路に、それぞれ挿入され、遅延時間が可変に設定可能な第1及び第2の可変遅延素子と、

前記第1の経路と前記第2の経路の遅延時間の差に基づき、第1及び第2の可変遅延素子の遅延時間を調整することで、前記第1の経路と第2の経路の遅延時間を互いに等しくするように制御する位相誤差自動補正手段と、を備えたことを特徴とするPLL回路。

【請求項2】基準クロック入力端子からPLL回路の位相比較器の第1の入力端までの第1の経路と、前記PLL回路から出力されるクロックを帰還クロックとして入力する前記PLL回路の入力端から前記位相比較器の第2の入力端までの第2の経路に、それぞれ挿入され、遅延時間が可変に設定可能な第1及び第2の可変遅延素子と、

前記第1及び第2の経路とそれぞれ等価な経路を含む遅延時間測定用の第3及び第4の経路における遅延時間の 差の測定結果に基づき、前記第1及び第2の可変遅延素子の遅延時間を設定し、前記第1の経路と第2の経路の 遅延時間を互いに等しくする位相誤差自動補正手段と、 を備えたことを特徴とするPLL回路。

【請求項3】前記位相誤差自動補正手段が、入力された 基準クロックを逓倍したクロックを生成する逓倍クロッ ク発生器と、

前記逓倍クロック発生器から出力される逓倍クロックにより、前記第3の経路と前記第4の経路の遅延時間の差を計数するカウンタと、

を備え、前記カウンタのカウント値に基づき、前記第 1、第2の可変遅延素子の遅延時間を設定し、前記第1 の経路と前記第2の経路の遅延時間を等しくしたことを 特徴とする請求項2記載のPLL回路。

【請求項4】前記第1の経路において、前記基準クロック入力端子から入力された基準クロックはインタフェースバッファ、及び前記第1の可変遅延素子を介して前記PLL回路の位相比較器の第1の入力端に入力され、前記第2の経路において、前記PLL回路の入力端から

制記第2の経路において、前記PLL回路の人力端から 入力された前記帰還クロックは前記第2の可変遅延素子 を介して、前記PLL回路の位相比較器の第2の入力端 に入力されており、

前記第3の経路は、前記逓倍クロック発生器から出力されるクロックが第1の遅延素子及び第1のインタフェースバッファを介して出力端子から出力された後に折り返されて入力端子に入力され第2のインタフェースバッファ、及び第2の遅延素子を介して前記逓倍クロック発生器に帰還入力される経路よりなり、

前記第4の経路は、前記逓倍クロック発生器から出力されるクロックが第3の遅延素子を介してPLL回路の領域端部まで送出されて折り返され第4の遅延素子を介して前記逓倍クロック発生器に帰還入力される経路よりな

前記逓倍クロック発生器から前記第3の経路と前記第4 の経路に送出したクロックが前記逓倍クロック発生器に 戻るまでの遅延時間の差を前記カウンタで測定し、

前記カウンタのカウント値に基づき、前記第1及び第2 の の可変遅延素子の遅延時間を設定する、ことを特徴とす る請求項2又は3記載のPLL回路。

【請求項5】電源投入時もしくはリセット時に、前記位相誤差自動補正手段が、前記第3の経路と前記第4の経路の遅延時間の測定結果に基づき、前記第1の経路と前記第2の経路の遅延時間を等しくする調整処理を行う、ことを特徴とする請求項2乃至4のいずれか一に記載のPLL回路。

【請求項6】前記カウンタの初期値が外部から設定自在 とされている、ことを特徴とする請求項3乃至5のいず 20 れか一に記載のPLL回路。

【請求項7】外部端子から入力した基準クロックから内部クロックを生成出力するPLL回路を備えた半導体集積回路装置において、

前記基準クロックを入力する前記外部端子から前記PL L回路の位相比較器の第1の入力端までの第1の経路 と、前記PLL回路から供給される前記半導体集積回路 の内部回路に内部クロックを帰還クロックとして入力す る前記PLL回路の入力端から前記位相比較器の第2の 入力端までの第2の経路に、それぞれ、遅延時間が可変 30 に設定可能な第1、第2の可変遅延素子を挿入し、

前記第1及び第2の経路とそれぞれ等価な経路を含む遅延時間測定用の第3、第4の経路における遅延時間の差の測定結果に基づき、前記第1、第2の可変遅延素子の遅延時間を設定し、前記第1の経路と前記第2の経路の遅延時間を等しくする位相誤差自動補正手段を備えたことを特徴とする半導体集積回路装置。

【請求項8】前記位相誤差自動補正手段が、前記外部端子から入力される前記基準クロックを逓倍したクロックを生成する逓倍クロック発生器と、

40 前記逓倍クロック発生器から出力される逓倍クロックに より前記第3の経路の遅延時間と前記第4の経路の遅延 時間の差をカウントするカウンタと、を備え、

前記カウンタのカウント値に基づき、前記第1、第2の 可変遅延素子の遅延時間を設定し、前記第1の経路と前 記第2の経路の遅延時間を等しくしたことを特徴とする 請求項7記載の半導体集積回路装置。

【請求項9】前記第1の経路において、前記基準クロック入力端子から入力された基準クロックはインタフェースバッファ、及び前記第1の可変遅延素子を介して前記 50 PLL回路の前記位相比較器の第1の入力端に入力さ

9

れ、

前記第2の経路において、前記PLL回路の入力端から 入力された前記帰還クロックは前記第2の可変遅延素子 を介して、前記位相比較器の第2の入力端に入力されて おり、

前記第3の経路が、前記逓倍クロック発生器から出力さ れるクロックを、第1の遅延素子、及び第1のインタフ ェースバッファを介して前記半導体集積回路装置外部に 出力する送出路と、前記出力されたクロックをそのまま 折り返し第2のインタフェースバッファを介して前記半 導体集積回路装置内部に取り込み、さらに第2の遅延素 子を介して前記逓倍クロック発生器に入力する帰還路よ

前記第4の経路が、前記逓倍クロック発生器から出力さ れるクロックを、第3の遅延素子を介して前記PLL回 路の端部まで送出する送出路と、前記端部まで送出され たクロックを折り返し第4の遅延素子を介して前記逓倍 クロック発生器に入力する帰還路よりなり、

前記逓倍クロック発生器から前記第3の経路と前記第4 の経路に送出したクロックが前記逓倍クロック発生器に 戻るまでの遅延時間の差を前記カウンタで測定し、

前記カウンタのカウント値に基づき、前記第1、第2の 可変遅延素子の遅延時間を設定する、ことを特徴とする 請求項8記載の半導体集積回路装置。

【請求項10】前記位相誤差自動補正手段が、電源投入 時もしくはリセット時に、前記第3の経路と前記第4の 経路の遅延時間の測定結果に基づき、前記第1の経路と 前記、第2の経路の遅延時間を等しくする補正処理を行 う、ことを特徴とする請求項7乃至9のいずれか一に記 載の半導体集積回路装置。

【請求項11】前記カウンタの初期値が外部端子から設 定自在とされている、ことを特徴とする請求項8乃至1 0のいずれかーに記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路の クロック制御回路に関し、特にPLL回路の位相比較器 の位相誤差の自動補正を行う回路に関する。

[0002]

【従来の技術】外部から供給されるクロックと内部クロ ックの位相を同期させるためのクロック同期回路の一つ としてPLL (Phase Locked Loop; 位相同期ルー プ)回路が用いられる。図3は、半導体集積回路に設け られた従来のPLL回路の構成を模式的に示す図であ る。図3を参照すると、各LSI内部のPLL回路30 2がLSI301外部からのクロックと、LSI301 内部のクロックツリーシンセシス (Clock Tree Synth esis、以下「CTS」と略記する)に連なるフリップフ ロップ313~315等のクロックの位相の同期をとる ことで、不図示のボード等に配設される複数のLSI間 50 デコーダ25に入力され、デコーダ25の出力は、トラ

4

でのクロックの同期が実現されている。

【0003】LSI301内のフリップフロップ315 のクロック入力端子FFCLKに供給される内部クロッ クと、LSI301外部のクロックの位相が同期してい るか否かの判断は、PLL回路302の位相比較器30 3で、外部クロックと内部クロックの位相を比較するこ とで行い、位相比較器303の後段に設けられたループ フィルタを介し電圧制御発振器(VCO)から出力され る内部クロックを位相比較器303に帰還入力すること で、位相同期の動作を行う。

【0004】ところで、位相比較の判断が正確に行われ るためには、位相比較器303までの2つの経路、すな わちLSI301の外部入力端子RCLKからインタフ ェース (I/F) バッファ304を通ってPLL302 内の位相比較器303の第1の入力端に達する基準クロ ックの経路1と、PLL302の入力端子CLKIから PLL302の位相比較器303の第2の入力端までの 帰還クロックの経路2の遅延時間が同一であることが前 提とされ、PLL回路設計時に、互いに同一となるよう 20 にあわせ込みが行われる。

[0005]

【発明が解決しようとする課題】しかしながら、この2 つの経路1、2の遅延値のあわせ込みは、PLL設計時 のものであるため、LSIの量産時の製造バラツキ等に より、経路1、2の遅延が、同一値から外れる場合があ

【0006】またLSIのチップレベルでの設計時にお いて、LSI301の配線状況により、LSI301の 外部から位相比較器303までの遅延値が変動する場合 30 がある。

【0007】現在のところ、PLLの位相比較器の入力 経路に、LSI個々の製造バラツキ及び、LSI内部の 配線状況に由来する遅延値のズレを補正するための対策 は講じられていないというのが実情である。このため、 電気機器の誤動作、故障を発生させる一因ともなってい る。

【OOO8】PLL回路の従来技術として、例えば特開 平10-093429号公報には、PLL内の遅延回路 を制御して内部クロックと外部クロックが一致する場合 40 の位相誤差を小さくする回路構成が提案されている。図 4は、特開平10-093429号公報に記載されてい るPLL回路の構成を示す図である。図4を参照する と、外部クロックCLKSYSは遅延回路21及びクロ ックバッファ22を経由して内部クロックCLKBとな り、位相比較器23は、両クロックの位相差を検出す る。カウンタ24は、位相比較器23の比較結果に基づ いて、カウント値を変化させ、カウント値の最下位ビッ トはトランスミッションゲート27-0、27-1のオ ン・オフを制御し、カウント値の最下位以外のビットは 5

ンスミッションゲート $26-0\sim26-(N-1)$ のオン、オフを制御する。

【0009】図4に示した構成と、図3に示した回路構成とを比較すると、外部端子CLKSYSから位相比較器23までが経路1に相当し、端子CLKIから位相比較器23までが経路2に相当する。経路1と経路2に関して、LSI個々の製造バラツキ、及び、LSI内部の配線状況等に由来する遅延値のズレの補正の手段は講じられていない。

【0010】そして、PLL設計時に、この2つの経路の遅延値をあわせ込むには、シミュレーション資源の確保等、莫大なエネルギーを必要とし設計コストの増大につながっている。

【0011】また例えば特開平2-105910号公報には、クロック発生源から供給される周波数情報と位相情報に基づいて互いに一致したクロックを形成する複数のクロック調整手段を備え、クロック調整手段は、クロック発生源からの位相情報を有する比較クロック(REF)とフィードバック信号(FB)との位相差を検出する位相比較手段と、その位相差に応じてクロック(MCK)を遅延させる可変遅延手段を備えた構成が開示されている。この特開平2-105910号公報においても、位相比較手段に入力される比較クロック(REF)とフィードバック信号(FB)との間の遅延時間の調整についてはいっさい考慮されていない。

【0012】したがって本発明は、上記問題点に鑑みてなされたものであって、その目的は、PLLの位相同期の精度を向上し、製造バラツキ、及びLSI内部の配線状況に由来する位相比較精度の低下を抑止するPLL回路及び該PLL回路を含む半導体集積回路装置を提供することにある。

[0013]

【課題を解決するための手段】前記目的を達成する本発明は、基準クロック入力端子からPLL回路の位相比較器の第1の入力端までの第1の経路と、前記PLL回路の的記户LL回路の入力端から前記位相比較器の第2の入力端から前記位相比較器の第2の経路に、それぞれ、遅延時間が可変に設定可能な第1及び第2の可変遅延素子を挿入し、前記第1及び第2の経路とそれぞれ等価な経路を含む遅延時間測定用の第3、及び第4の経路における遅延時間の差の測定結果に基づき、前記第1及び第2の可変遅延素子の遅延時間を設定し、前記第1の経路と第2の経路の遅延時間を

[0014]

【発明の実施の形態】本発明の実施の形態について説明する。本発明は、その好ましい一実施の形態において、外部端子から入力される基準クロックを入力とするPL し回路で内部クロックを生成する半導体集積回路装置において、前記基準クロックを入力する前記外部端子から

前記PLL回路の位相比較器の第1の入力端までの第1 の経路と、前記PLL回路から出力されるクロックを帰 還クロック (フィードバック信号) として入力する前記 PLL回路の入力端から前記位相比較器の第2の入力端 までの第2の経路に、それぞれ、遅延時間が可変に設定 可能な第1、第2の可変遅延素子を挿入し、前記第1及 び第2の経路にそれぞれ等価な経路を含む遅延時間測定 用の第3、第4の経路における遅延時間の差の測定結果 に基づき、前記第1、第2の可変遅延素子の遅延時間を 10 設定し、前記第1、第2の経路の遅延時間を等しくする 位相誤差自動補正手段を備える。位相誤差自動補正手段 は、前記外部端子から入力される前記基準クロックを逓 倍したクロックを生成する逓倍クロック発生器と、前記 逓倍クロック発生器から出力される逓倍クロックにより 前記第3の経路の遅延時間と前記第4の経路の遅延時間 の差をカウントするカウンタと、を備え、前記カウンタ のカウント値に基づき、前記第1、第2の可変遅延素子 の遅延時間を設定し、前記第1、第2の経路の遅延時間 を等しくする。

6

【0015】本発明は、その一実施の形態において、前 記第1の経路において、前記基準クロック入力端子はイ ンタフェースバッファ、及び前記第1の可変遅延素子を 介して前記PLL回路の位相比較器の第1の入力端に接 続され、前記第2の経路において、前記PLL回路から 出力されるクロックを帰還入力するための前記PLL回 路の入力端が前記第2の可変遅延素子を介して、前記位 相比較器の第2の入力端に接続されており、前記第3の 経路が、前記逓倍クロック発生器から出力されるクロッ クを、第1の遅延素子、第1のインタフェースバッファ 30 から半導体集積回路装置外部に出力する送出路と、前記 出力されたクロックを折り返して、第2のインタフェー スバッファを介して半導体集積回路装置内部に取り込 み、さらに第2の遅延素子を介して前記逓倍クロック発 生器に入力する帰還路よりなり、前記第4の経路が、前 記逓倍クロック発生器から出力されるクロックを、第3 の遅延素子を介してPLL回路の端部まで配線された送 出路と、前記端部で折り返し第4の遅延素子を介して前 記逓倍クロック発生器に入力する帰還路よりなり、前記 第3の経路と前記第4の経路に前記逓倍クロック発生器 40 から出力されるクロックを供給し、前記第3の経路と前 記第4の経路の帰還路に戻ったクロックの時間差に基づ き、前記第3、第4の経路の遅延時間の差を前記カウン タで測定し、前記前記カウンタのカウント値に基づき、 前記第1、第2の可変遅延素子の遅延時間を設定する。 【0016】本発明は、その一実施の形態において、前

記位相誤差自動補正手段が、電源投入時もしくはリセット時に、前記第1の経路と前記第2の経路の遅延時間の

測定結果に基づき、前記第1、第2の経路の遅延時間を

[0017]

等しくする補正処理を行う。

【実施例】本発明の実施例について図面を参照して以下 に説明する。図1は、本発明の一実施例の構成を示す図 である。本発明は、製造バラツキ、及びLSI内部の配 線状況に由来する位相比較精度の低下を抑えるものであ る。

【0018】図1を参照すると、LSI101の電源投入時またはリセット実行時に、PLL102内部の逓倍クロック発生器105で逓倍されたクロックによって、位相比較器103までの2つの経路、すなわちLSI102の外部入力端子RCLKからI/Fバッファ112を通ってPLL102内の位相比較器103に達する基準クロックの経路1と、PLL102の入力端子CLKIからの位相比較器103までの帰還クロックの経路2の遅延値の差に対応する、経路3と経路4の遅延時間の差をPLL102のカウンタ104でカウントすることによって測定し、その測定結果によって、経路1及び経路2の遅延値を同じとする。

【0019】LSI101は、インタフェースバッファ 112、113、114と、PLL102と、クロック の遅延を均等化させるためのツリー状に配置・配線され るバッファ群121~127よりなるCTS(クロック ツリーシンセシス) バッファ120と、フリップフリッ プ128、129、130を備えている。PLL102 は、端子RCLKからの基準クロックと端子CLKIか らの内部クロックとを入力する位相比較器103と、イ ンタフェースバッファ112及び端子CLKIと位相比 較器103の入力端との間にそれぞれ挿入された第1、 第2の可変遅延素子106、107と、基準クロックを 入力とし逓倍クロックを発生する逓倍クロック発生器 1 05と、カウンタ104と、第1~第4の遅延素子10 8~111とを備えている。なお、PLL回路における 位相比較器の出力を受けるローパスフィルタ、ローパス フィルタの出力電圧を制御電圧として入力し内部クロッ クを出力する電圧制御発振器 (VCO) は図示されてい ない。

【0020】経路1は、基準クロック入力端子RCLKからI/Fバッファ112、第1の可変遅延素子106を経て位相比較器103の第1の入力端までの基準クロックの経路であり、経路2は、PLL102の入力端子CLKIから第2の可変遅延素子107を通って位相比較器103の第2の入力端までの帰還クロックの経路である。

【0021】経路3は、逓倍クロック発生器105から、第1の遅延素子108、I/Fバッファ113の出力端を介してI/Fバッファ114の入力端に折り返され、第2の遅延素子109を通って再び逓倍クロック発生器105に帰還する経路である。

【0022】経路4は、逓倍クロック発生器105から ルMOSトランジスタ群とを備えたインバータを単位遅第3の遅延素子110を通ってPLL102の端まで達 50 延回路として備え、NチャネルMOSトランジスタ群の

し、再び、第4の遅延素子111を介して逓倍クロック 105に帰還する経路である。

8

【0023】経路3と経路4の遅延値を逓倍クロック発生器105の逓倍クロックでカウンタ104にてそれぞれカウントし、カウント値に基とづき、第1、第2の可変遅延素子106、107の遅延時間を制御する。

【0024】本発明の一実施例の動作について説明する

【0025】LSI101の電源投入時またはリセット 10 実行時に、LSI101の外部入力端子RCLKから入力された基準クロックを入力として逓倍クロック発生器 105から逓倍クロックを発生し、経路3と経路4のクロックの遅延値を、カウンタ104で測定し、その測定結果によって、第1、第2の可変遅延素子106、107の遅延量を制御して、経路1と経路2の遅延値を同じにする。

【0026】経路3と経路4の遅延時間測定の際に、逓倍クロック発生器105から、経路3の遅延素子108、及び、経路4の遅延回路110に対して同時にクロックパルスを出力し、例えば経路4の遅延回路111からクロックパルスが帰還入力された時点で、カウンタ104をスタートさせ、経路3の遅延回路109からクロックパルスが帰還入力された時点で、カウンタ104をストップさせる。カウンタ104のカウント値には、経路3と経路4の遅延量が設定される。なお、経路4の方が経路3よりも遅延時間は小さいものとする。

【0027】第1、第2の遅延素子108、109、及び第3、第4の遅延素子110、111の遅延時間を等しくし、I/Fバッファ113、114の遅延特性をI30/Fバッファ112と等しくすると、カウンタ104のカウント値としては、経路3と経路4の遅延時間の差は、経路1と経路2の遅延時間の差を2倍したものと等価となる。

【0028】よって、第2の可変遅延素子107の遅延時間を、第1の可変遅延素子106の遅延時間に対して、カウンタ104のカウント値の1/2に相当する遅延量分多く設定するか、第1の可変遅延素子106の遅延時間を、第2の可変遅延素子107の遅延時間に対して、カウンタ104のカウント値の1/2に相当する遅延量分小さく設定することで、経路1と経路2の遅延時間が一致し、製造バラツキやLSI内部の配線状況が変わっても、常に精度の高い位相比較ができる。

【0029】なお、第1、第2の可変遅延素子106、107は、例えばCMOSインバータを構成するPチャネルMOSトランジスタのソースと高電位電源間に並列に接続されたPチャネルMOSトランジスタ群と、CMOSインバータを構成するNチャネルMOSトランジスタのソースと低電位電源間に並列に接続されたNチャネルMOSトランジスタ群とを備えたインバータを単位遅延回路として備え、NチャネルMOSトランジスタ群の

9

ゲートとPチャネルMOSトランジスタ群のゲートに、カウンタ104のカウント出力とその反転信号をそれぞれ接続することで電流駆動能力を可変させることで、遅延量を可変に設定する構成としてもよい。

【0030】図2は、本発明の第2の実施例の構成を示す図である。図2を参照すると、補本発明の第2の実施例においては、図1に示した前記実施例と相違して、カウンタ104Aが、初期値がロードされるカウンタとして構成され、該初期値を設定する端子115を備えている。

【0031】端子115からカウンタ104の初期値の変更を行うことにより、LSI101の基準クロック端子RCLKから位相比較器102の入力端の間の経路1と経路2の間に任意の遅延時間の差(位相差)を与えることができる。

[0032]

【発明の効果】以上説明したように、本発明によれば、 下記記載の効果を奏する。

【0033】本発明の第1の効果は、PLLの位相同期の精度を向上することができる、ということである。

【0034】その理由は、本発明においては、PLL内の位相比較器で位相が比較される2つの経路の遅延値を、自動で補正する構成としているためである。

【0035】本発明によれば、製造バラツキやLSI内部の配線状況がが変わっても、常に精度の高い位相比較を行うことができる。

【0036】本発明の第2の効果は、PLLによる位相 同期の精度が向上したことにより、LSIの回路動作の 安定性を向上する、ということである。

10

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す図である。

【図2】本発明の一実施例の構成を示す図である。

【図3】従来の回路構成の一例を示す図である。

【図4】従来の回路構成の別の例を示す図である。

【符号の説明】

10 21、29 遅延素子

22 バッファ

24 アップダウンカウンタ

25 デコーダ

26、27 トランスファゲート

101, 201, 301 LSI

102 PLL

23、103、302 位相比較器

104 カウンタ

105 逓信クロック発生器

20 106、107 可変遅延素子

108、109、110、111 遅延素子


112、113、114、212、304 インタフェ ースバッファ

120 CTSバッファ


121~127、306~312 バッファ

128~130、313~315 フリップフロップ

【図2】



【図1】



【図3】

